

Министерство высшего и среднего специального образования СССР
— • —
Московское ордена Ленина, ордена Октябрьской Революции
и ордена Трудового Красного Знамени
высшее техническое училище им. Н. Э. Баумана

К. Б. ЛУКИН

АВТОМАТИЗАЦИЯ КОНТРОЛЯ ЦИФРОВЫХ
СУББЛОКОВ И ТЭЗОВ
(МОДУЛЕЙ 1-ГО УРОВНЯ) НА КОМБИНАЦИОННЫХ
СХЕМАХ

Методические указания для курсового и дипломного
проектирования
по курсу «Технология производства ЭВА и РЭА»

Министерство высшего и среднего специального образования СССР

Московское ордена Ленина, ордена Октябрьской Революции
и ордена Трудового Красного Знамени
Высшее техническое училище им. Н.Э. Баумана

К.Б. ЛУКИН

Утверждена
редсоветом МВТУ

АВТОМАТИЗАЦИЯ КОНТРОЛЯ ЦИФРОВЫХ СУББЛОКОВ И ТЭЗОВ
(МОДУЛЕЙ ПЕРВОГО УРОВНЯ) НА КОМПЬЮЧОННЫХ СХЕМАХ

Методические указания
для курсового и дипломного проектирования
по курсу
"Технология производства ЭВА и РЭА"

Под редакцией Белова Б.И.



Москва
1984

Данные методические указания издаются в соответствии с
учебным планом.
Рассмотрены и одобрены кафедрой П-8 31.10.83 г., методиче-
ской комиссией факультета II и учебно-методическим управлением.

Рецензент к.т.н. доц. Слантьев Ю.Н.

© МОСКОВСКОЕ ВЫСШЕЕ ТЕХНИЧЕСКОЕ УЧИЛИЩЕ
имени Н.Э. Баумана

Константин Борисович Лукин

ВВЕДЕНИЕ

Самое распространенное направление конструирования ЭВА и РЭА - модульный принцип. Для построения электронных устройств используют пять модульных уровней [1], каждый из которых - базовая конструкция (рис. I).




Рис. I. Иерархическая система модулей

МОДУЛЬ ЧУДЛОВОГО УРОВНЯ - интегральная микросхема (в том числе и микросборка) или радиоизделие.

МОДУЛЬ Первого Уровня - типовой элемент замены (ТЭЗ), содержащий микросхемы, печатную плату или плату со стекловолнистым монтажом, разъемы.

МОДУЛЬ Второго Уровня - кассета или блок, включающий модули второго и первого уровня, раму или корпус блока, объединительную печатную плату или провода для электрического соединения модулей первого уровня между собой.

МОДУЛЬ Третьего Уровня - стойка или шкаф, включающий модули второго уровня, раму или корпус шкафа, провода для соединения блоков между собой.

Типовое задание технологического проекта, выполняемого студентами электронных специальностей приборостроительного факультета на девятом семестре, - разработка технологического процесса и проектирование оснастки для сборки, монтажа и контроля модуля первого уровня. Это направление - часть технологического зала - первоурока. Это направление - часть технологий монтажа в дипломном проекте. Разработка операционной технологии монтажа в курсовом технологическом проекте составляет 20% от всего объема технологического процесса, включая часть расчетно-пояснительной записки и один графический лист формата А1.

Данные указания включают методический и справочный мате-

Редактор Л.П. Кистанов

Корректор Л.И. Малотина

Редактор Л.П. Кистанов
Заказ №84. Объем 1,6 л. (1,5ч.-Изд-л.). Тираж 300 экз.
Бесплатно. Подписано к печати 04.05.84 г. План 1984 г., № 44.

Типография МГУ, 107005, Москва, Б-5, 2-я Бауманская, 5.

рдел, достаточный для разработки операционной технологии контроля ТЭЗ и входного контроля микросхем, если зданием является модуль первого уровня, выполненный функцию цифровой обработки поступающей на его входы информации.

При автоматизированном контроле ТЭЗ или микросхему подключают к специализированному установкам. На вход контролируемого ТЭЗа подают наборы электрических сигналов: логических "0" и "1". Выходные сигналы сравниваются в установке с этalonами, т.е. с такими, которые должны поступать с исправного ТЭЗа или микросхемы. При несовпадении выходных сигналов с этalonными на индикаторах установки регистрируется орак.

Для автоматизированного контроля необходимо разработать программно-последовательность входных и соответствующих им выходных сигналов при исправном ТЭЗе или микросхеме. Этую последовательность логических "0" и "1" называют контрольным тестом.

После разработки контрольного теста его записывают на носителях входной информации: перфоленту или перфокарты. С них программа контроля записывается во внешний накопитель установки тестового контроля. После этого установка подготовлена к автоматизированному контролю. В технологическую подготовку операции автоматизированного контроля входит разработка программы для данного цифрового ТЭЗа или микросхемы и его запись на перфоленту. Разработка программы - наиболее трудоемкая и длительная часть работы по подготовке контроля, требующая инженерную квалификацию.

§ 1. Общие правила составления контрольных тестов

Контрольным тестом называют последовательность входных наборов, обеспечивающих проверку цифрового ТЭЗа или микросхемы.

Контрольный тест и соответствующее ему множество выходных наборов называют контрольной программой.

Входным набором называют совокупность логических сигналов, одновременно подаваемых на входы ТЭЗа или микросхемы. Выходной набор - это совокупность логических сигналов, снимаемых с выходов ТЭЗа или микросхемы при помехе на все его входы входного набора.

Изготовленный цифровой ТЭЗ или микросхема может быть исправным или произвольным числом исправностей логического типа (обрыв или короткое замыкание печатных проводников, обрыв или короткое замыкание компонентов микросхем, находящихся в ТЭЗ). Такие не-

исправности приводят к тому, что на выходах или выходах логических элементов появляется, независимо от входных воздействий, фиксированное значение 0 или 1.

Несправность i -го элемента, характеризующаяся постоянным значением 0 или 1 на его выходе, обозначает $S_i = 0(1)$. Несправность i -го элемента, характеризующаяся постоянным значением 0 или 1 на его j -м входе, обозначает $S_{ij} = 0(1)$.

Для построения контрольных тестов используют принципиальную электрическую схему цифрового ТЭЗа или микросхемы: последовательную, включающую элементы памяти (триггеры), или комбинационную, не включающую их.

Построение контрольного теста цифрового ТЭЗа или микросхемы заключается в следующем: в схеме выделят одновходовые комбинационные подсхемы. Подсхема - часть схемы, включающая группу элементарных логических элементов И, ИЛИ, НЕ, ИЛИ-НЕ. Каждый элемент схемы включают только в одну подсхему. Определяют контрольные тесты для каждой подсхемы, из них формируют тест схемы всего ТЭЗа или микросхемы.

Для составления теста необходимо:

- а) провести декомпозицию схемы (разбить схему на подсхемы);
б) определить наборы контрольных тестов для каждой подсхемы, достаточные для построения теста схемы;
в) определить тест схемы.

Методика составления тестов для комбинационных схем рассчитана на цифровые ТЭЗы или микросхемы, в которых выход каждой комбинационной подсхемы является выходом цифрового ТЭЗа или микросхемы.

Для одновходовой комбинационной подсхемы (рис. 2) принят

следующее обозначение:

x_1, x_2, \dots, x_m - входные переменные подсхемы;

$f_i(x_1, x_2, \dots, x_m)$ - функция, реализуемая исправной подсхемой;

E - множество всех входных наборов подсхемы;

e - произвольный входной набор из множества E ($e \in E$);

$\{e\}$ - значение функции от набора e при

отсутствии неисправности.

исправности приводят к тому, что на выходах или выходах логических элементов появляется, независимо от входных воздействий, фиксированное значение 0 или 1.

Несправность i -го элемента, характеризующаяся постоянным значением 0 или 1 на его выходе, обозначает $S_i = 0(1)$. Несправность i -го элемента, характеризующаяся постоянным значением 0 или 1 на его j -м входе, обозначает $S_{ij} = 0(1)$.

Для построения контрольных тестов используют принципиальную электрическую схему цифрового ТЭЗа или микросхемы: последовательную, включающую элементы памяти (триггеры), или комбинационную, не включающую их.

Построение контрольного теста цифрового ТЭЗа или микросхемы заключается в следующем: в схеме выделят одновходовые комбинационные подсхемы. Подсхема - часть схемы, включающая группу элементарных логических элементов И, ИЛИ, НЕ, ИЛИ-НЕ. Каждый элемент схемы включают только в одну подсхему. Определяют контрольные тесты для каждой подсхемы, из них формируют тест схемы всего ТЭЗа или микросхемы.

Для составления теста необходимо:

- а) провести декомпозицию схемы (разбить схему на подсхемы);
б) определить наборы контрольных тестов для каждой подсхемы, достаточные для построения теста схемы;
в) определить тест схемы.

Методика составления тестов для комбинационных схем рассчитана на цифровые ТЭЗы или микросхемы, в которых выход каждой комбинационной подсхемы является выходом цифрового ТЭЗа или микросхемы.

Для одновходовой комбинационной подсхемы (рис. 2) принят

следующее обозначение:

x_1, x_2, \dots, x_m - входные переменные подсхемы;

$f_i(x_1, x_2, \dots, x_m)$ - функция, реализуемая исправной подсхемой;

E - множество всех входных наборов подсхемы;

e - произвольный входной набор из множества E ($e \in E$);

$\{e\}$ - значение функции от набора e при

отсутствии неисправности.




Рис. 2. Одновыходовая комбинационная схема

Множество наборов $\Gamma \subseteq E$ называют контрольным тестом одновыходовой комбинационной подсхемы, если при любой неисправности $\zeta_i = Q_1$ существует входной набор $e \in E$, на котором $f_i(e) \neq f_i(\zeta_i)$. Каждая одновыходовая комбинационная подсхема описывается эквивалентной нормальной формой (ЭНФ). Под ЭНФ подразумевают выражение функции выхода схемы относительно ее входов, полученное непосредственно по подсхеме и представленное в дизъюнктивной нормальной форме (ДНФ). Основные этапы составления теста для одновыходовой комбинационной подсхемы: составление ЭНФ; составление теста по ЭНФ.

§ 2. Составление эквивалентной нормальной формы одновыходовой комбинационной подсхемы

Составление ЭНФ производят по комбинационной подсхеме цифрового ТЗ8а (см. рис. 2), в котором логические элементы упорядочены по уровням. Распределение элементов начиная с первого уровня, к нему относят логические элементы, входы которых – только входы подсхемы (внешние выводы цифрового узла).

К второму уровню относят элементы, входы которых – входы подсхемы или выходы элементов, не превышающие ($n - 1$)-го уровня, не включенные в состав элементов уровня ниже $n - 1$ -го. Распределение по уровням выполняют до тех пор, пока не определен последний уровень подсхемы, к которому следует отнести логический элемент с внешним выводом цифрового узла.

Входы подсхемы (см. рис. 2) обозначают буквами латинского алфавита, выходы логических элементов – арабскими. Составление К $n - 1$ му уровню относят элементы, входы которых – входы подсхемы или выходы элементов, не превышающие ($n - 1$)-го уровня, не включенные в состав элементов уровня ниже $n - 1$ -го. Распределение по уровням выполняют до тех пор, пока не определен последний уровень подсхемы, к которому следует отнести логический элемент с внешним выводом цифрового узла.

Входы подсхемы, выходы логических элементов – арабскими. Составление

ЭНФ начинают от выхода подсхемы (выхода элемента $n - 1$ -го уровня) и продолжают по уровням по выходам подсхемы.

Выражение функции элемента $n - 1$ -го уровня записывают относительно его входов с индексами порядкового номера выхода этого элемента. Полученное выражение разворачивают, для чего выходы элементов $n - 1$ -го уровня заменяют их функциями относительно их входов. При этом номер выхода развернутаемого элемента ($n - 1$)-го уровня переносят в индексы функций. Затем выполняют аналогичную подстановку на уровнях ($n - 2$), ($n - 3$), ..., 2, 1. При подстановке каждого аналитического выражения его заключают в скобки и помечают индексами, номера которых соответствуют номеру выхода и внутреннему связи элементов с выходом подсхемы. В результате получают структурно-аналитическое выражение в произвольной (скобочной) форме.

Например, для схемы, представленной на рис. 2 и включющей четыре уровня, были получены аналитические выражения (1) и (4) значения сигнала на выходе γ последовательно для каждого уровня, начиная с четвертого:

$$\gamma = 1^6 \wedge 3^6 \wedge 5^6 ; \quad (1)$$

$$\gamma = 1^6 \wedge 3^6 \wedge (4 \vee \infty_5)^{5,6} ; \quad (2)$$

$$\gamma = 1^6 \wedge (\infty_3 \vee 2)^{3,6} \wedge (\bar{2} \vee \infty_5)^{5,6} ; \quad (3)$$

$$\gamma = (\infty_1 \vee \infty_2)^{1,6} \wedge (\infty_3 \vee \bar{\infty}_4)^{3,6} \wedge (\infty_4 \vee \infty_5)^{5,6} . \quad (4)$$

В полученных выражении (4) для первого уровня раскрывают скобки и выполняют преобразования, необходимые для описания схемы в дизъюнктивной нормальной форме. При раскрытии скобок индекс, стоящий после нее, приписывается последовательно всем переменным внутри скобки. У каждой входной переменной получают индекс путей, соответствующие номерам внутренних связей, которые образуют путь от этой переменной до выхода. Для удобства записи эти индексы путей нумеруют. В окончательном виде получают выражение в ЭНФ, которое включает переменные с индексами путей. При разветвлениях в схеме, в том числе на ее входах, одна и та же переменная может входить в схему с различными индексами путей. При получении ЭНФ не следует проводить никаких сокращений. Переменную (или ее инверсию) с индексом пути называют путевой, она будет аргументом ЭНФ.

С учетом этого преобразуем выражение (4)

$$\begin{aligned} Y &= (\underline{x}_1^{1,6} \vee \underline{x}_2^{1,6}) \wedge (\underline{x}_3^{3,6} \wedge \underline{x}_4^{2,3,6}) \wedge (\underline{x}_4^{2,4,5,6} \vee \underline{x}_5^{5,6}) = \\ &= (\underline{x}_1^{1,6} \wedge \underline{x}_3^{3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_1^{2,3,6} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_2^{2,3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6}) \wedge \\ &\quad \wedge (\underline{x}_4^{2,4,5,6} \vee \underline{x}_5^{5,6}) = \underline{x}_1^{1,6} \wedge \underline{x}_4^{2,3,6} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_2^{2,3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \wedge \\ &\quad \wedge \underline{x}_4^{2,4,5,6} \vee \underline{x}_5^{5,6} = \underline{x}_1^{1,6} \wedge \underline{x}_4^{2,3,6} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_2^{2,3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \wedge \\ &\quad \wedge \underline{x}_5^{5,6} \vee \underline{x}_1^{1,6} \wedge \underline{x}_4^{2,3,6} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_2^{2,3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \wedge \\ &\quad \wedge \underline{x}_4^{2,4,5,6} \vee \underline{x}_5^{5,6} \vee \underline{x}_2^{2,3,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \wedge \underline{x}_4^{2,3,6} \wedge \underline{x}_5^{5,6}. \end{aligned} \quad (5)$$

Обозначим пути: I, 6-I; 3,6-2; 5,6-3; 2,3,6-4; 2,4,5,6-5.

Тогда выражение (5) преобразуем

$$\begin{aligned} Y &= \underline{x}_1^{1,6} \wedge \underline{x}_3^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_5^{5,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \\ &\quad \vee \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_5^{5,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6}. \end{aligned} \quad (6)$$

ЭНФ может включать термы (соквуктность букв, объединенных комбинацией), содержащие пары букв \underline{x}_i , \bar{x}_i . В этом случае, если путь буквы \underline{x}_i и \bar{x}_i , включает хотя бы один общий элемент, выход которого разветвляется, то терму, содержащую такую пару букв, можно удалить. Полученное выражение — сокращенная ЭНФ.

Например, для получения сокращенной ЭНФ из выражения (6) исключаем третий и седьмой термы, в результате чего получим

$$\begin{aligned} Y &= \underline{x}_1^{1,6} \wedge \underline{x}_3^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_5^{5,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6} \\ &\quad \wedge \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_3^{1,6} \wedge \underline{x}_5^{5,6} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_2^{2,3} \wedge \underline{x}_4^{1,6} \wedge \underline{x}_5^{5,6}. \end{aligned} \quad (7)$$

Сокращенная ЭНФ может совпадать с полной.

Структурно-аналитическое описание можно получить в обратной ЭНФ (ОЭНФ) из выражения для \neg -го уровня инверсий правой и левой частей. Например, для схемы на рис. 2 ЭНФ можно получить выражение (1), используя свойство инверсии алгебры логики

$$\begin{aligned} (\underline{\alpha} \wedge \underline{\beta} = \bar{\alpha} \vee \bar{\beta}) \wedge (\underline{\alpha} \vee \underline{\beta} = \bar{\alpha} \wedge \bar{\beta}) &= \frac{\underline{\alpha} \wedge \underline{\beta} \wedge (\underline{\alpha} \vee \underline{\beta})^{5,6}}{\underline{\alpha} \wedge \underline{\beta} \wedge (\underline{\alpha} \vee \underline{\beta})^{5,6}} = \\ &= \underline{\alpha} \wedge \underline{\beta} \wedge (\underline{\alpha} \vee \underline{\beta})^{5,6} = \end{aligned} \quad (8)$$

$$\begin{aligned} &= (\underline{x}_1^{1,6} \vee \underline{x}_2^{1,6})^{1,6} \wedge (\underline{x}_3 \vee \underline{x}_4)^{2,6} \wedge (\underline{x}_4^{2,4} \vee \underline{x}_5)^{5,6} = \\ &= \underline{x}_1^{1,6} \vee \underline{x}_2^{1,6} \vee \underline{x}_3^{2,3,6} \vee \underline{x}_4^{2,3,6} \vee \underline{x}_5^{5,6} = \\ &= \underline{x}_1^{1,6} \wedge \underline{x}_2^{1,6} \vee \underline{x}_3^{2,3,6} \wedge \underline{x}_4^{2,3,6} \wedge \underline{x}_5^{5,6} = \\ &= \underline{x}_1^{1,6} \wedge \underline{x}_2^{1,6} \vee \underline{x}_3^{2,3} \wedge \underline{x}_4^{2,3} \wedge \underline{x}_5^{5,6}. \end{aligned}$$

Сокращенная ОЭНФ (8) совпадает с полной.

При составлении теста рекомендуется использовать ту же форму (ЭНФ или ОЭНФ), которая имеет меньшую длину (суммарное число букв во всех термах).

§ 3. Составление теста одновходной комбинационной подсхемы

Контроль неисправности выхода $\underline{S}_i = O(1)$, где i — номер выхода подсхемы, в подсхеме состоит из проверки букв ЭНФ или ОЭНФ. Буква термины $\underline{x}_i^{\tau_i}$, где индекс τ_i определяет номер входной переменной, τ_i — номер пути, связывающий входную переменную с выходом подсхемы, зафиксированную равной 0, обозначают $\underline{x}_i^{\tau_i} \equiv 0$, а задфиксированную равной 1, обозначают $\underline{x}_i^{\tau_i} \equiv 1$. Функцию, полученную фиксированием в ЭНФ $\underline{x}_i^{\tau_i} \equiv 0(1)$, обозначают

$$\int \underline{x}_i^{\tau_i} \equiv O(1) \quad (\underline{x}_1^{\tau_1}, \underline{x}_2^{\tau_2}, \dots, \underline{x}_n^{\tau_n}).$$

Условие проверки буквы $\underline{x}_i^{\tau_i} \equiv 0(1)$ в ЭНФ или ОЭНФ на наборе e

$$\int \underline{x}_i^{\tau_i} \equiv O(1) \quad (e) \neq \int \underline{x}_i^{\tau_i}.$$

Для первой проверки $\underline{x}_i^{\tau_i} = 0$ в ЭНФ следует все буквы одного из термов, содержащих $\underline{x}_i^{\tau_i}$, установить равными 1, а одну букву каждой из других терм установить равной 0. При этом входные переменные, имеющие одинаковый индекс i , но разные τ_i , имеют равные значения. Тогда при наличии неисправности выхода на этом наборе

$$\int \underline{x}_i^{\tau_i} \equiv O(1) \quad (e) = 0; \quad \int \underline{x}_i^{\tau_i} \equiv 0 \quad (e) \neq \int \underline{x}_i^{\tau_i} \equiv 0 \quad (e).$$

Кроме буквы $\underline{x}_i^{\tau_i}$ на этом наборе проверят другие буквы термина, установленной равной 1.

Для второй проверки $\underline{x}_i^{\tau_i} = 1$ в ЭНФ следует $\underline{x}_i^{\tau_i}$ установить равной нулю. Все буквы одной термина, содержащей $\underline{x}_i^{\tau_i}$, установить равными 1; а одну букву какой-то из остальных терм установить равной 0. Тогда аналогично о первой проверкой

$$\int \underline{x}_i^{\tau_i} \equiv O; \quad \int \underline{x}_i^{\tau_i} \equiv 1; \quad \int \underline{x}_i^{\tau_i} \neq \int \underline{x}_i^{\tau_i} \equiv 1 \quad (e).$$

Кроме буквы $\underline{x}_i^{\tau_i}$ на этом наборе проверят буквы других терм, для которых выполнялись указанные выше условия.

Проверка $\underline{x}_i^{\tau_i} = 1(0)$ в ЭНФ эквивалентна проверке $\underline{x}_i^{\tau_i} = 0(1)$ в ОЭНФ. Множество наборов, проверяющих все буквы ЭНФ и ОЭНФ одновходных комбинационных схем на фиксированной 0 и фиксированной 1, достаточно для получения контрольного теста схемами. Все это справедливо для сокращенной ЭНФ, которую можно использовать при составлении теста. Если в сокращенной ЭНФ не все буквы проверяют, переходит к полной ЭНФ.

При составлении теста необходимо контролировать каждую

букву, имеющую различный индекс τ , один раз. При контроле последующих букв инигра превращаются вторично. Это допускается. При составлении теста каждая буква в каждой терме обводится кружком на том наборе, где ее впервые проверяют. Например, сокращенная ОЭНФ для схемы на рис. 2 имеет вид

$$\bar{\gamma} = \bar{x}_1 \wedge \bar{x}_1' \vee \bar{x}_2 \vee \bar{x}_3^2 \wedge \bar{x}_4^4 \vee \bar{x}_4^5 \wedge \bar{x}_5^3. \quad (9)$$

Тест выражения (9) приведен в табл. I.

Контрольный тест одновходной подсхемы

Номер набора	Термы ЭНФ					Выход
	\bar{x}_1	\bar{x}_2	\bar{x}_3	\bar{x}_4	\bar{x}_5	
1	(1)	1	0	1	0	1
2	0	1	1	0	1	1
3	0	1	1	0	1	1
4	0	1	0	1	0	0
5	1	0	0	1	0	0

Если на всех наборах контрольного теста (табл. I) выход γ имеет значения, равные значениям в табл. I, то подсхема не имеет неисправностей (горная). Если один или несколько наборов теста имеют выход γ , отличный от табл. I, то в подсхеме (рис. 2) существует неисправность. Определить, в каком месте подсхемы эта неисправность, по тесту невозможно. Этим контрольный тест (табл. I) отличается от диагностического, по которому определят место неисправности в подсхеме.

§ 4. Составление контрольных тестов для многовходных комбинационных схем

Комбинационную схему, имеющую более одного выхода, разывают на одновходные подсхемы, для каждой из которых составляют тест по методике, изложенной в § 3.

Особое внимание следует обратить на выделение однотипных или охолных по своему функциональному назначению частей схем и уменьшение связей между подсхемами.

Схему узла приводят к виду, удобному для декомпозиции:

- а) обозначают входы схемы буквами x_1, x_2, \dots, x_n ;
- б) обозначают выходы схемы буквами y_1, y_2, \dots, y_n ;

- в) производят сквозное нумерацию выходов элементов схемы;
- г) обозначают обратные связи и связи между подсхемами строчными буквами латинского алфавита.

Определяют границы (входы и выходы) каждой одновходной комбинационной подсхемы. Основные выходы – выходы цифрового ТЭЗ или микросхемы, промежуточные выходы – точки разрывов связей с другими подсхемами, образующиеся при декомпозиции.

Входами подсхемы считаются: входы цифрового узла; точки разрыва обратных связей и связей с другими подсхемами, образующиеся при декомпозиции.

После декомпозиции проводят составление ЭНФ каждой подсхемы по методике, изложенной в § 3. Если ЭНФ содержит более 50 терм, то подсхему рассматривают частным случаем многовходной схемы. Такую схему разбивают на две или более подсхем, из которых только одна имеет выход, являющийся выходом цифрового ТЭЗ.

Для составления теста разрабатывают таблицу совмещения (табл. 2) тестовых наборов, в которую вписывают ЭНФ каждой подсхемы, а также ЭНФ для промежуточных выходов. Порядок расположения ЭНФ в таблице совмещения соответствует номерам подсхем, присвоенным им при декомпозиции.

Составление первого набора теста схемы начинают от первой подсхемы, в которой по ЭНФ определяют проверочный набор. Если в первой подсхеме есть общие с другими подсхемами переменные (общие входы, промежуточные выходы), то их значения проставляют в каждой из этих подсхем. При определении проверяющего набора первой подсхемы некоторые общие переменные могут быть несущественны (их значение не влияет на условия проверки выбранных букв).

В этом случае значения для этих переменных проставляют при проверке букв в других подсхемах. Несущественные переменные обозначают знаком \times .

Затем определяют проверочный набор второй подсхемы аналогично набору первой подсхемы. С учетом проставленных значений общих переменных может не существовать проверяющий набор второй подсхемы на первом наборе теста схемы. В этом случае следует перейти к третьей подсхеме, не заполняя вторую.

Далее определяют проверяющий набор третьей и каждой из по-

следующих подсхем аналогично действием, указанным для первой подсхемы.

После определения проверяющего набора последней под-

Составление второго, третьего и других наборов теста начинают от первой подсхемы и продолжают аналогично составлению для первого набора. При составлении наборов тестов подсхем учитывают, проверенные на предыдущих наборах и не проверяют их вновь. Каждую букву в каждой подсхеме обводят кружком на тех наборах, где она впервые была проверена.

Составление теста следует продолжать для первой подсхемы до тех пор, пока в ней существует хотя бы одна непроверенная буква. После этого составление теста начинают для второй подсхемы и выполняют аналогично составлению теста для первой подсхемы, затем для третьей и т.д. Составление теста заканчивают после включения в него проверяющих тестов каждой подсхемы.

§ 5. Пример составления теста много выходной комбинационной схемы

Исходная много выходная комбинационная схема представлена на рис. 3. Проведем декомпозицию схемы.




Рис. 3. Много-
выходная ком-
бинационная
схема

Первая подсхема: 4, 5 – элементы первого уровня; 7, 8 – элементы второго уровня; II – элементы третьего уровня.

Вторая подсхема: I, 3 – элементы первого уровня; 2 – элемен-
т второй уровня; 6 – элемент третьего уровня; IO – элемент
четвертого уровня.

Третья подсхема: 9 – элемент первого уровня; 12 – элемент
второго уровня. Составим ЭФ схемы, который будет иметь следую-
щие виды:

$$\gamma_1 = 14 = \overline{7} \cdot \overline{8} = \overline{\alpha_4 \cdot \alpha_5 \cdot \alpha_6 \cdot \alpha_7} = \overline{\alpha_4} \cdot \overline{\alpha_5} \cdot \overline{\alpha_6} \cdot \overline{\alpha_7}; \quad (10)$$

$$\gamma_2 = 10 = \overline{6} \cdot \alpha = \overline{2 \cdot 3 \cdot \alpha} = \overline{\alpha_1 \cdot \alpha_2 \cdot \alpha_3} \cdot \alpha = \overline{\alpha} \cdot \overline{\alpha_1 \cdot \alpha_2 \cdot \alpha_3}; \quad (11)$$

$$\gamma_3 = \overline{9} \cdot \alpha_8 \cdot \alpha_9 = \overline{\alpha} \vee \overline{\alpha_1 \cdot \alpha_2 \cdot \alpha_3} \vee \overline{\alpha_2 \cdot \alpha_3}; \quad (12)$$

где α, β — промежуточные выходы.

$$\alpha = \gamma = \overline{\alpha} = \overline{\alpha_4 \cdot \alpha_5} = \overline{\alpha_4} \cdot \overline{\alpha_5}; \quad (13)$$

$$\beta = \overline{\beta} = \overline{\alpha_6 \cdot \alpha_7} = \overline{\alpha_6} \vee \overline{\alpha_7}. \quad (14)$$

В ЭНФ схемы на рис. 3 не указаны пути, соединяющие выходы с выходами. Это возможно потому, что в ЭНФ каждой подсхемы выходы неизвестны.

Тест для схемы (см. рис. 3) приведен в табл. 2. Схема алгоритма составления теста приведена на рис. 4.

§ 6. Составление контрольной программы

Для составления контрольной программы по форме, указанной в табл. 3, используют данные табл. 2 и принципиальную схему. По номеру разъема и контакта принципиальной схемы определяют значение переменной, прижоенной данному входу (выходу), значения переменной переписывают из соответствующего столбца табл. 2 в контрольную программу табл. 3. Если переменная в табл. 2 имеет инверсию, то в контрольную программу вносят противоположные значения.


Например, для схемы на рис. 3 считаем номерами выходных контактов выходы $\alpha_1 \dots \alpha_9$, номерами выходных контактов выходы $\gamma_1 \dots \gamma_3$. Все контакты считаются находящимися на одном разъеме. Тогда табл. 3 имеет вид.

Таблица 3

№ набо-	входные наборы	Выходные наборы											
		№ контакта разъема			№ контакта разъема								
ра	1	2	3	4	5	6	7	8	9	10	11	12	13
1	2	3	4	5	6	7	8	9	10	11	12	13	
1	1	1	1	0	1	1	1	0	1	1	1	1	
2	1	1	1	1	0	1	1	0	1	1	1	1	
3	0	0	0	1	1	0	1	1	1	1	1	1	

q — количество подсхем в схеме

Рис. 4 Схема алгоритма составления теста



ской принципиальной схемы микросхем.

Продолжение табл. 3

	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	0	1	1	0	1	1	1	1	1	1
4	1	1	0	0	1	1	1	1	1	0	0	0
5	1	1	1	1	1	1	1	1	1	1	0	0
6	1	1	1	1	1	1	1	1	1	1	0	0

Если при подаче входных наборов на выходе появится информация, отличная от контрольной в табл. 3, хотя бы на одном наборе, то ТЭЗ или микросхема неисправна. Она нуждается в диагностике и ремонте. Контрольная программа в табл. 3 достаточна для выявления любой однократной или многократной (т. е. одновременной в нескольких элементах схемы на рис. 3) неисправности. Однако выявить место неисправности по контрольной программе невозможно. Для этого (т. е. вход или выход какого элемента схемы неисправен) следует составить диагностический тест.

§ 7. Правило оформления материала по контролю в курсовом проекте

Необходимо документацию для проведения автоматизированного контроля цифровых ТЭЗов или микросхем с коммутационными схемами разрабатывает с использованием настоящих указаний.

В начале проводят выбор оборудования - системы автоматизированного контроля или заленного ТЭЗ. Рисуют его структурную схему и алгоритм работы [2] на операционном языке первого технологического листа. В расчетно-пояснительной записке в разделе разработки операционной технологии описывают принцип работы системы контроля.

Далее проводят декомпозицию схемы ТЭЗа, определение контактных тестов подсхем и всей схемы. Материалы по выводу ЭНФ вносят в записку, а чертеж подсхем в соответствии с рис. 3 с окончательными выражениями функции выхода подсхем относительно ее входов поменяют на половине пятого листа формата А1. Вторую половину этого листа занимает таблица, контрольный тест для схемы всего ТЭЗ (по типу табл. 2).

На рис. 5, 6 данется пример оформления листа по контролю микросхемы на коммутационных схемах. На рис. 5 (в проекте - формат А2) показана декомпозиция электрической принципиальной схемы микросхемы и ЭНФ каждой подсхемы. На рис. 6 (в проекте - формат А2) изображена таблица совмещения контактных тестов каждой подсхемы, представляющая собой контрольный тест всей электрической схемы.




Рис. 5. Декомпозиция схемы




Рис. 5. Декомпозиция схемы

Далее по методике, изложенной в § 6, строят контрольную программу микросхемы. Согласно контрольной программе входные переменные, соответствующие номеру набора, подают на контакты разъема, указанные в электрической принципиальной схеме. Выходные сигналы снимают с соответствующих контактов разъема и контролируют их на автоматизированных установках.

§ 8. Основы построения диагностических тестов

С помощью контрольного теста проверят исправность ТЭЗов, однако для определения места неисправности (какой вход или выход микросхемы неисправен) необходимо построить диагностическую схему. Разработка диагностической принципиальной схемы и контрольной программы – часть технологического проекта, посвященного контролю цифровых ТЭЗ на комбинационных схемах.

Умеем схему M . Если i -ий элемент схемы имеет m входов, то общее число одиночных неисправностей схемы $\ell = \sum_{i=1}^m 2^{(m-i)}$. Обозначим через $\xi_i(x_1, \dots, x_m)$ функцию, реализуемую схемой при наличии в ней неисправности S_i , а $f_i(x_1, \dots, x_m)$ – функцию, реализуемую схемой при наличии в ней исправности S_{i-0} . Неисправность S_{i-0} проверяют на входном наборе e схемы, если

$$\xi_{i-0}(e) \neq \xi_i(e). \quad (15)$$

Неисправность S_{i-0} проверяют на входном наборе e схемы, если

$$f_{i-0}(e) \neq f_i(e). \quad (16)$$

Аналогично соединение неисправностей

$$S_d = \left\{ S_{i_1}, S_{i_2}, \dots, S_{i_d} \right\}$$

проверяют на входном наборе e схемы, если

$$f_{S_d}(e) \neq \xi(e), \quad (17)$$

где $\xi_{S_d}(x_1, \dots, x_m)$ – функция, реализуемая схемой при наличии в ней соединения неисправностей S_d .

Для анализа неисправностей логических элементов используется таблица функций неисправностей (TUN) элементов. Строки TUN соответствуют входным наборам элемента, столбцы – функциям, реализуемым исправным элементом и элементом с неисправностями. На

Надсхема 1		Надсхема 2		Надсхема 3		Надсхема 4		Надсхема 5		Надсхема 6		Надсхема 7		Надсхема 8		Надсхема 9		Надсхема 10								
X ₁	X ₂	X ₃	X ₄	X ₅	X ₆	C	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆			
Tpmbl3Hf	B6R	DnC00N	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R	Tpmbl3Hf	B6R							
X ₁	X ₂	X ₃	X ₄	X ₅	X ₆		X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆	X ₁ X ₂ X ₃ X ₄ X ₅ X ₆
N ₀	N ₁	N ₂	N ₃	N ₄	N ₅		N ₀	N ₁	N ₂	N ₃	N ₄	N ₅	N ₆	N ₇	N ₈	N ₉	N ₁₀	N ₁₁	N ₁₂							

шем изложении в ТФН и ТН будем указывать только различные исправности элементов, т.е. для их множества в ТФН и ТН отводится один столбец, соответствующий одному из представителей.

Для элементов типа И, ИЛИ, НЕ-ИЛИ число различных неисправностей равно $m + 2$ (табл. 6, 7).

Таблица 4

ТФН элемента И

∞_1	∞_2	$\xi(e)$	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
0	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	0
1	0	0	0	1	0	0	1	0
1	1	1	1	1	0	0	1	1

Более удобная форма представления информации о поведении элемента при неисправностях – таблица неисправностей (ТН). Строки ТН соответствуют наборам, столбцы – неисправностям элемента. На пересечении i -й строки и j -го столбца проставляют 1, если j – неисправность проверяется на i -м наборе, в противном случае клетку не заполняют. К табл. 5 можно перейти от ТФН поочередным сравнением в ТФН столбца для $\xi(e)$ со столбцами для $\xi_{i,j} = 0(1)$.

Таблица 5

ТН элемента И

∞_1	∞_2	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
0	0	0	1	1	1	1	1
0	1	1	0	0	0	0	0
1	0	1	0	0	0	1	0
1	1	1	1	0	0	1	1

Аналогичные таблицы (ТФН и ТН) можно построить для логической схемы. Строки этих таблиц соответствуют входным наборам, столбцы – неисправностям схемы, под которыми понимаем неисправности ее элементов.

Из табл. 5 видно, что некоторые неисправности проверяют на различных наборах и поэтому они являются различными. Неисправности $\xi_{1,-1}$; $\xi_{1,2-0}$ и ξ_{1-0} неразличимы, так как они одновременно проверяются на одном и том же наборе (II). В дальнейшем

шем изложении в ТФН и ТН будем указывать только различные исправности элементов, т.е. для их множества в ТФН и ТН отводится один столбец, соответствующий одному из представителей.

Для элементов типа И, ИЛИ, НЕ-ИЛИ число различных неисправностей равно $m + 2$ (табл. 6, 7).

Таблица 6

Таблица различных неисправностей элемента И

∞_1	∞_2	$\xi(e)$	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
0	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	0
1	0	0	0	1	0	0	1	0
1	1	1	1	1	0	0	1	1

Таблица 7

Таблица различных неисправностей элемента ИЛИ

∞_1	∞_2	$\xi(e)$	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
0	0	0	0	0	0	0	1	0
0	1	1	0	1	0	0	0	0
1	0	1	0	0	1	0	1	0
1	1	1	1	1	1	0	1	1

Таблица 8

Таблица различных неисправностей элемента НЕ-ИЛИ

∞_1	∞_2	$\xi(e)$	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
0	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	0
1	0	1	0	0	1	0	1	0
1	1	1	1	1	1	0	1	1

Таблица 9

Таблица различных неисправностей элемента НЕ-И

∞_1	∞_2	$\xi(e)$	$\xi_{1,-1}$	$\xi_{1,2-1}$	$\xi_{1,1-0}$	$\xi_{1,2-0}$	ξ_{1-1}	ξ_{1-0}
1	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	0
1	1	1	1	1	1	0	1	1

Таблица 10

Таблица различных неисправностей элемента ИЛИ-НЕ

Продолжение табл. 8

	1	2	3	4	5	6
0	I	I	I	I	I	I
1	0	I	I	I	I	I
1	I	I	I	I	I	I

Таблица неисправностей элемента НЕ-ИЛИ

	α_1	α_2	$\zeta_{1,1-0}$	$\zeta_{1,2-0}$	$\zeta_{1,1-0}$	$\zeta_{1,1-1}$
0	0	0	I	I	I	I
0	0	I	I	I	I	I
1	0	0	I	I	I	I
1	I	I	I	I	I	I

Из таблицы (табл. 10) неисправностей элемента, реализующего функцию суммы по модулю 2, видно, что любую из неисправностей $\zeta_{1,1-0} = \alpha_{11}$ элемента проверяет на каждом из входных наборов элемента, на котором значение δ - то входа равно $\frac{1}{2}$. Все неисправности элемента - различные и, следовательно, число различных неисправностей равно 2^{m+2} .

Для контроля (проверки отсутствия всех неисправностей) логического элемента достаточно $m+1$ выходных наборов. Так, например, множество выходных наборов (0I, 10, II) позволяет проверить элемент И, множество выходных наборов (00, 0I, II) - элемент суммы по модулю 2. Однако, если для элемента И существует только одно неизбыточное множество проверяющих наборов, то для элемента суммы по модулю 2 - четыре - (00, 0I, 10), (00, 0I, II), (00, 10, II)... Нетрудно заметить, что на этих наборах различаются все неисправности, представленные в табл. 10.

Таблица 10

	α_1	α_2	$\zeta_{1,1-1}$	$\zeta_{1,1-0}$	$\zeta_{1,1-0}$	$\zeta_{1,1-0}$	$\zeta_{1,1-0}$
0	0	0	I	I	I	I	I
0	0	I	I	I	I	I	I
1	0	0	I	I	I	I	I
1	I	I	I	I	I	I	I

Литература

1. Верхонитников П.Д., Латинский В.С. Справочник по мультильному конструированию радиоэлектронной аппаратуры. - Л.: Судостроение, 1983. - 232 с.
2. Гольдман Р.С., Чипулин В.П. Техническая диагностика цифровых устройств. - М.: Энергия, 1976. - 224 с.

Оглавление

Введение	3
§ 1. Общие правила составления контрольных тестов для комбинационных схем	4
§ 2. Составление эквивалентной нормальной формы одновходной комбинационной подсхемы	6
§ 3. Составление теста одновходной комбинационной подсхемы	9
§ 4. Составление контрольных тестов для многовходных комбинационных схем	10
§ 5. Пример составления теста многовходной комбинационной схемы	13
§ 6. Составление контрольной программы	15
§ 7. Привило оформления материала по контролю в курсовом проекте	16
§ 8. Основы построения диагностических тестов	19
Литература	23