Тематический план
Лабораторные работы 4 семестр
Требования к отчетам по лабораторным работам:
- Титульная страница должна соответствовать шаблону в ЭУ.
- По каждому заданию нужно привести текст задания из методички (Ctrl+C, Ctrl-V).
- По каждому заданию должны быть выводы по проделанной работе.
- В конце лабораторной работы должны быть ответы на контрольные вопросы.
Контрольные мероприятия 3 семестр
Классификация ЭВМ по количеству потоков команд и данных (классификация Флинна).
Классификация ЭВМ по назначению.
Прямой,обратный и дополнительный коды.
Числа с фиксированной и плавающей запятой: сравнение способов кодирование и области применения .
Цифровые автоматы Мили и Мура: сравнение, достоинства и недостатки.
Классификация триггеров.
Одноступенчатый асинхронный RS-триггер: схема, принцип функционирования, назначение.
Одноступенчатый синхронный RS-триггер: схема, принцип функционирования, назначение.
Двухступенчатый синхронный RS-триггер: схема, принцип функционирования, назначение.
T-триггер: схема, принцип функционирования, назначение.
Синхронный двухступенчатый D-триггер: : схема, принцип функционирования, назначение.
Динамический D-триггер: : схема, принцип функционирования, назначение.
JK-триггер: схема, принцип функционирования, назначение.
Счетчики с последовательным переносом: схема, принцип функционирования, назначение.
Счетчики с параллельным переносом: схема, принцип функционирования, назначение.
Дешифраторы.
Мультиплексоры.
Сумматоры и полусумматоры. Схема одноразрядного сумматора.
Схема сумматора с условным переносом.
Программируемые логические матрицы и Программируемая матричная логика.
Язык VHDL. Описание D-триггера и счетчика на языке VHDL.
Язык VHDL. Описание мультиплексора и дешифратора на языке VHDL.
Язык Verilog. Описание D-триггера и счетчика на языке Verilog.
Язык Verilog. Описание мультиплексора и дешифратора на языке Verilog.
Классификация запоминающих устройств по способу доступа.
Классификация запоминающих устройств по назначению.
Латентность при обращении к подсистеме памяти.
Обобщенная схема адресного ЗУ.
Обобщенная схема ассоциативного ЗУ
Обобщенная схема последовательного ЗУ и буфера
Классификация адресных запоминающих устройств
Организация запоминающих массивов адресных ЗУ
Расслоение памяти
Запоминающая ячейка статической памяти
Запоминающая ячейка с двухкоординатной выборкой и ячейка двухпортовой памяти
Микросхема статической памяти
Диаграмма работы статической памяти
Процесс считывания в DRAM
Принцип действия усилителя-регенератора
Микросхема динамической памяти
Диаграмма работы DRAM, FPM DRAM
Диаграмма работы SDRAM, DDR SDRAM
Диаграмма состояний УА DDR SDRAM