Тематический план

  • Общее

  • Лекции

  • Лабораторные работы 4 семестр

  • Контрольные мероприятия 3 семестр

  • Контрольные мероприятия 4-й семестр

    • Вопросы итогового рубежного контроля:

      1. Длинная петля реплея процессора P6 состоит из блоков.
      2. Упорядочите состояния микрокоманд в Reorder Buffer порядке их изменения.
      3. Что хранится в Z-буфере?
      4. Для чего используется Z-буфер?
      5. Какой тип данных обычно используется для хранения значений глубины в Z-буфере?
      6. Какие минимальные вычислительные единицы использованы в архитектуре NVIDIA GPU?
      7. Как Retirement Unit управляет зависимостями между инструкциями?
      8. В каком случае допускается выгрузка результатов в память из Блока связи с памятью (Memory Order Buffer)?
      9. В предыдущие два раза переход по указанному в команде jg адресу был совершен в первый раз и не совершен во второй раз. Каков будет результат предсказания в BTB с двухбитной историей переходов для указанного адреса перехода в следующий раз?
      10. В предыдущие два раза переход по указанному в команде jg адресу был совершен в первый раз и не совершен во второй раз. Каков будет результат предсказания в BTB с двухбитной историей переходов для указанного адреса перехода в следующий раз?
      11. В предыдущий раз команда ветвления привела к переходу к следующей команде (переход не совершен). Каков будет результат предсказания в BTB с двухбитной историей переходов для указанной команды в следующий раз?
      12. В предыдущий раз команда ветвления привела к переходу по указанному в ней адресу. Каков будет результат предсказания в BTB для указанного адреса перехода в следующий раз?
      13. В предыдущий раз команда ветвления привела к переходу по указанному в ней адресу. Каков будет результат предсказания в BTB для указанной команды в следующий раз?
      14. Что происходит, если два полигона проецируются на один и тот же пиксель, и у них одинаковое значение Z?
      15. Возможен ли поиск в кэш-памяти данных первого уровня L1D по физическому адресу?
      16. Какую архитектуру использует вычислительный комплекс Тераграф?
      17. Какую структуру данных использует процессор SPE для ускорения поиска (вычислительный комплекс Тераграф)?
      18. Что делает функция `mq_receive(unsigned int bufsize, char *buf)` в sw_kernel в библиотеке lnh64 (вычислительный комплекс Тераграф)?
      19. Как инициализируется GPC?
      20. Какую архитектуру имеет процессор CPE в составе GPC (вычислительный комплекс Тераграф)?
      21. Какую архитектуру имеет процессор SPE (вычислительный комплекс Тераграф)?
      22. Сколько ключей-значений можно разместить в локальной памяти одного ядра DISC GPC (вычислительный комплекс Тераграф)?
      23. Какой максимальный объем локальной памяти доступен для одного ядра DISC GPC (вычислительный комплекс Тераграф)?
      24. В каком типе памяти хранятся ключи и значения в процессоре SPE (вычислительный комплекс Тераграф)?
      25. Каково назначение функции `def_handlers в библиотеке gpc64io`?
      26. Какая технология используется для ускорения передачи данных через аппаратные очереди (вычислительный комплекс Тераграф)?
      27. Какую ключевую роль играет процессор lnh64 в архитектуре Тераграфа?
      28. Какая основная функция процессора lnh64 в комплексе Тераграф?
      29. Какие функции выполняет хост-подсистема в вычислительном комплексе Тераграф?
      30. Что возвращают функции `mq_send_buf` и `mq_receive_buf в библиотеке gpc64io`?
      31. Что происходит после передачи сигнала инициализации в GPC (вычислительный комплекс Тераграф)?
      32. Для чего используется метод `finish()` объекта gpc в библиотеке gpc64io?
      33. Как хост-подсистема вызывает обработчик (handler) в загруженном software kernel (вычислительный комплекс Тераграф)?
      34. В каком состоянии находится GPC во время выполнения обработчика, вызванного хост-подсистемой (вычислительный комплекс Тераграф)?
      35. Как хост-подсистема узнает о завершении обработки обработчика в GPC (вычислительный комплекс Тераграф)?
      36. Как загружается sw_kernel в примере host-приложения (вычислительный комплекс Тераграф)?
      37. Как происходит вызов обработчиков в sw_kernel из host-приложения (вычислительный комплекс Тераграф)?
      38. Как определяются номера обработчиков в файле `gpc_handlers.h` (вычислительный комплекс Тераграф)?
      39. Как обеспечивается синхронизация между GPC и хост-подсистемой (вычислительный комплекс Тераграф)?
      40. Что такое LSM в контексте вычислительного комплекса Тераграф?
      41. Какой механизм используется для обмена большими массивами данных между host-приложением и sw_kernel в примере с echo-пакетами (вычислительный комплекс Тераграф)?
      42. Что характерно для набора команд DISC (вычислительный комплекс Тераграф)?
      43. Какие операции поддерживает набор команд DISC процессора lnh64 (вычислительный комплекс Тераграф)?
      44. Поддерживает ли GPC многопоточность?
      45. Какая ключевая особенность микроархитектуры гетерогенного ядра обработки графов (GPC), вычислительный комплекс Тераграф?
      46. Как обеспечивается параллельная обработка в Тераграфе?
      47. Какой размер имеет базовое сообщение, передаваемое функцией `mq_send(...) в библиотеке Lnh64 (вычислительный комплекс Тераграф)`?
      48. Что возвращает функция `mq_send(unsigned int bufsize, char *buf) в библиотеке Lnh64 (вычислительный комплекс Тераграф)`?
      49. Какой объем оперативной памяти (ОЗУ) имеет каждый вычислительный элемент CPE (вычислительный комплекс Тераграф)?
      50. Что происходит, если принимающая сторона не читает данные из очереди вовремя при обмене данными между GPC и хост-системой через аппаратные очеред?
      51. Как взаимодействует подсистема обработки графов с хост-подсистемой (вычислительный комплекс Тераграф)?
      52. Упорядочите следующие действия по стадиям графического конвейера:  Вычисление цвета пикселя, Преобразование координат вершин, Определение видимости пикселей, Отображение на экране, Обрезка, Растеризация.
      53. Что происходит на этапе "Transform"?
      54. Что происходит на этапе "Rasterize"?
      55. Какое действие выполняется на этапе "Visibility/Blend"?
      56. Длинная петля реплея процессора P6 состоит из блоков
      57. Как BTB помогает в увеличении производительности процессора?
      58. Как происходит обновление TLB после изменения страниц в оперативной памяти?
      59. Какая степень ассоциативности используется в большинстве случаев в кэш L2 и L1 современных микропроцессоров?
      60. Какая(какие) из команд являются "простыми" для декодеров микропроцессора P6?
      61. Какая(какие) из команд являются "сложными" для декодеров микропроцессора P6?
      62. Какие из перечисленных блоков процессора P6 относятся к InOrder части конвейера?
      63. Какие из перечисленных блоков процессора P6 относятся к OutOfOrder части конвейера?
      64. Какие из перечисленных блоков процессора P6 составляют видимое состояние (Visible State)
      65. Какие преимущества использования физических регистров?
      66. Какова главная функция Retirement Unit в Intel P6?
      67. Какова основная задача буфера меток перехода (BTB)?
      68. Какова основная функция регистров замещения в микропроцессоре Intel P6?
      69. Какова основная функция устройства выборки команд?
      70. Какова роль блока удаления и восстановления в ЭВМ?
      71. Какова роль буфера переупорядочивания команд?
      72. Какова функция блока вычисления адреса следующей команды?
      73. Каково основное назначение блока шинного интерфейса?
      74. Каково основное различие между статическим и динамическим предсказанием переходов?
      75. Какое количество портов запуска в микропроцессоре P6?
      76. Какое назначение блока BTB в суперскалярных микропроцессорах?
      77. Какой алгоритм, часто используемый для управления содержимым TLB, предполагает замену самой старой записи?
      78. Какой из методов используется для устранения конфликтов по данным в конвейере?
      79. Какой из следующих факторов может негативно влиять на производительность TLB?
      80. Какой тип организации кэш применяется в современных процессорах?
      81. Какой(какие) размер(ы) кэш-линейки используется в современных процессорах?
      82. Короткая петля реплея процессора P6 состоит из блоков
      83. Какой компонент в модели взаимодействия OpenCL отвечает за инициализацию платформы и запуск kernels?
      84. Что такое kernel в контексте OpenCL?
      85. Для чего используется контекст (context) в OpenCL?
      86. В какой части модели OpenCL происходит параллельная обработка данных?
      87. Какой тип памяти устройства OpenCL имеет наибольший объем, но и самый медленный доступ?
      88. Какая память доступна всем рабочим элементам (work-items) в пределах одного рабочего блока (work-group)?
      89. Что такое память хоста в контексте OpenCL?
      90. Какое утверждение о когерентности памяти в OpenCL верно?
      91. Что представляет собой kernel в контексте GPGPU?
      92. Какое из следующих утверждений описывает потенциальное узкое место в схеме GPGPU?
      93. Что отвечает за параллельную обработку данных в GPGPU?
      94. Как характер доступа к памяти отличается в CPU и GPU?
      95. В каком типе процессора распараллеливание доступа к памяти более эффективно?
      96. Что занимает большую часть площади кристалла в CPU?
      97. Какой тип процессора более эффективен при обработке данных с зависимостями?
      98. С помощью какой команды(команд) можно выполнить программную предвыборку?
      99. Сколько портов запуска в микропроцессоре P6 используется Блоком связи с памятью (MIU)?
      100. Сколько портов запуска в микропроцессоре P6 используется при выгрузке результатов в память?
      101. Сколько портов запуска в микропроцессоре P6 используется при загрузке операнда из памяти?
      102. Упорядочите стадии графического конвейера в правильной последовательности.  Выберите правильную последовательность из предложенных вариантов.
      103. На каком этапе происходит определение того, какие части сцены видны, а какие скрыты?
      104. Упорядочите этапы обработки геометрии в графическом конвейере: Transform, Rasterize, Clip, Shade.
      105. Какой тип шейдера отвечает за обработку вершин геометрических объектов?
      106. Какой шейдер отвечает за окончательное определение цвета каждого пикселя?
      107. Какой тип шейдера может генерировать, удалять или изменять примитивы?
      108. Для чего предназначены вычислительные шейдеры (Compute Shaders)?
      109. Какой тип шейдера используется для увеличения детализации поверхности модели путем добавления новых вершин?
      110. Укажите, какие из перечисленных состояний может принимать микрокоманда в ROB?
      111. Укажите, какие из устройств свзаны с портами запуска микропроцесосра P6?
      112. Хранение двух бит истории для команды перехода повышает точность предсказания по сравнению с однобитной историей:
      113. Что вы понимаете под статической стратегией предсказания переходов?
      114. Что делает PHT (Pattern History Table) в динамическом предсказании переходов?
      115. Что означает конфликт по данным в конвейере?
      116. Что означает проблема условных переходов в конвейере?
      117. Что определяет размер линейки кэш-памяти?
      118. Что произойдет, если предсказание перехода не совпадает с фактическим результатом?
      119. Что происходит с записями в BTB, когда происходит ошибочное предсказание?
      120. Что происходит с инструкциями в Retirement Unit, когда они завершаются?
      121. Что такое Retirement Unit в архитектуре Intel P6?
      122. Что такое TLB (Translation Lookaside Buffer)?
      123. Что такое архитектурные регистры?
      124. Что такое устройство арифметики переходов?
      125. Что характерно для суперкскалярного суперконвейерного процессора?
      126. Какая характеристика наиболее точно описывает архитектуру GPU на стадии фиксированного функционала?
      127. Что стало ключевым нововведением на стадии программируемых шейдеров?
      128. На какой стадии развития GPU стало возможным использовать их для общих вычислений (GPGPU)?
      129. Что ограничивало возможности GPU на стадии фиксированного функционала?
      130. Какое из следующих применений стало возможным благодаря развитию GPGPU?

    • Вопросы итогового рубежного контроля:
      1. Как устроена длинная петля реплея и обработка микрокоманд в процессоре P6?
      2. Как работает предсказание переходов с использованием BTB и двухбитной истории?
      3. Каковы основные этапы графического конвейера и какую роль в нём играет Z-буфер?
      4. Как организована работа кэш-памяти и TLB в современных процессорах?
      5. Какие вычислительные блоки и шейдерные модели используются в архитектуре GPU?
      6. Как устроен вычислительный комплекс Тераграф и как в нём взаимодействуют GPC и хост-подсистема?
      7. Какие механизмы позволяют процессору эффективно обрабатывать команды в конвейере?
      8. Как устроена модель параллельных вычислений в OpenCL и GPGPU?
      9. Как процессор управляет порядком выполнения команд и доступом к памяти?
      10. Какие ключевые особенности микроархитектуры процессора P6 влияют на его производительность?
      11. Какие методы оптимизации доступа к памяти применяются в CPU и GPU?
      12. Как в ВК Тераграф реализована обработка графовых данных?
      13. Как динамическое исполнение команд повышает производительность процессора?
      14. Как работают шейдерные модели в современных GPU?
      15. Как процессор обрабатывает ошибки и восстанавливает корректное состояние?

  • Дополнительные материалы

  • Дополнительные материалы для лабораторных работ